Kiểm tra cuối khoá

0 và 1 là tên ta đặt cho hai trạng thái vật lý: tắt và bật, không lỗ và có lỗ, tụ rỗng và tụ đầy. Mạch xung quanh đọc trạng thái đó rồi gọi nó là 0 hay 1.

Công tắc, cánh cửa, tấm bìa, nam châm, tụ điện: vật liệu khác nhau nhưng đều có hai trạng thái dễ phân biệt và tự giữ nguyên. Đó là tất cả những gì một bit cần.

Có lỗ là 1, không lỗ là 0: hàng đó là 1 0 1 1 0 0 1 0. Đọc như một số thì bằng 128 + 32 + 16 + 2 = 178. Vật liệu là giấy, nguyên tắc vẫn là hai trạng thái.

Thẻ đục lỗ là nơi lưu trữ và nhập dữ liệu, giống ổ cứng và bàn phím của thời đó. Bộ nhớ làm việc phải đổi trạng thái ngay trong mạch điện, nhanh như CPU.

Đầu ra của công tắc này điều khiển công tắc kia và ngược lại, nên mạch tự khoá ở một trạng thái. Nó chỉ mất bit khi bị cắt điện.

ENIAC nhớ từng chữ số bằng trạng thái của mạch đèn, đúng như flip-flop. Số nằm rải rác ngay trong các bộ phận tính, không có chỗ nào gọi là bộ nhớ trung tâm.

Dữ liệu trong ống trễ giống một câu phải hét đi hét lại quanh một vòng: ngừng hét là mất. Đây cũng là lý do muốn đọc một bit phải chờ nó chạy tới đầu đọc.

Điện tích trên màn CRT rò dần, nên máy phải ghi lại cả màn hình kể cả khi không ai đổi dữ liệu. Gần 80 năm sau, DRAM vẫn làm y hệt và gọi là refresh.

Mỗi vòng là một bit, và bit nằm ở chiều từ hoá của vòng. Đó là một trạng thái vật lý bền, không cần điện để duy trì.

Chỉ vòng có cả hai dây cùng có dòng mới nhận đủ dòng để lật. Chọn một dây X và một dây Y là chọn đúng một vòng, không phải chờ như ống thuỷ ngân hay trống từ.

Mạch tích hợp tạo ra transistor, dây nối và cell cùng một lúc trên một miếng silicon. Từ 1.024 bit của 1103 lên 1 tỷ bit năm 2000, mật độ tăng một triệu lần trong 30 năm.

Transistor là công tắc, không phải nam châm. Người ta tìm ra hai cách ghép để giữ một bit: SRAM nhanh nhưng tốn nhiều transistor, DRAM nhỏ nhưng hay quên.

Chữ "static" nghĩa là ghi 1 thì cell giữ 1, không cần nạp lại hay nhắc lại. Điều kiện duy nhất là nguồn điện còn.

Nhiều transistor mỗi bit kéo theo cell to, ít bit mỗi chip, giá mỗi bit cao. Nên SRAM chỉ đứng ở nơi cần nhanh nhất và cần ít: cache của CPU.

Wordline mở transistor, cốc chia điện tích với bitline, sense amplifier khuếch đại thay đổi nhỏ đó thành 0 hay 1, rồi mạch nạp lại vì đọc là làm vơi cốc. Giống cách đọc lõi từ, chỉ bằng điện tích thay vì từ tính.

Ít linh kiện hơn thì cell nhỏ hơn, nhiều bit hơn trên cùng diện tích, giá mỗi bit rẻ hơn. Cái giá là điện tích trong cốc rò dần và phải được bảo vệ liên tục.

Refresh là nạp lại điện tích trước khi nó tụt tới vùng mập mờ. Với DDR3 và DDR4, chuẩn JEDEC yêu cầu mỗi ô được làm mới trong vòng 64 mili giây, nên RAM luôn tiêu điện chỉ để nhớ.

Refresh dùng đúng cơ chế đọc: sense amplifier kết luận 0 hay 1 rồi kéo tụ về mức đó. Bit đã tụt dưới ngưỡng thì sense amplifier đã kết luận sai, và nạp lại chỉ cố định cái sai đó.

16 × 1.073.741.824 byte = 17.179.869.184 byte, nhân 8 bit mỗi byte ra 137.438.953.472 ô. Máy tìm một ô trong 137 tỷ ô không bằng cách quét mà bằng cách chọn dần: nhóm chip, bank, hàng, cột.

Thanh RAM không phải một con chip lớn. Bên trong mỗi chip đen là một die chứa nhiều bank, mỗi bank là một lưới hàng × cột của các ô một transistor một tụ.

CPU luôn hỏi cache trước, phần lớn lần đọc dừng ở đó. Chỉ khi cache miss, yêu cầu mới qua memory controller tới thanh RAM, bank mở cả hàng vào row buffer, chọn cột rồi trả về một cache line.

Một lần đọc là mở cả hàng rồi lấy một khối, không phải nhặt đúng một byte. Nếu yêu cầu tiếp theo rơi vào cùng hàng đang mở, mạch bỏ qua bước mở hàng: đó là row hit.

Đó là cục bộ theo thời gian: thứ vừa dùng thường sắp được dùng lại. Nhờ vậy phần lớn lần đọc dừng ở L1 hoặc L2 dù hai tầng đó rất nhỏ.

Máy này chưa thiếu RAM, nên hệ điều hành không phải đẩy dữ liệu xuống SSD, thứ chậm hơn DRAM hàng nghìn lần. Đủ rồi thì thêm nữa không nhanh hơn.

Con số in trên thanh RAM là tốc độ truyền, tức phía băng thông. CPU chờ vì latency: một lần đọc RAM mất khoảng 50 tới 100 chu kỳ CPU, dù băng thông lớn đến đâu.

Double Data Rate: cùng một xung nhịp, số lần truyền gấp đôi. Corsair lấy ví dụ tương tự: RAM ghi 3600 là 3.600 MT/s với xung nhịp 1.800 MHz.

Bit trong DRAM chỉ tồn tại chừng nào mạch còn điện để refresh. Bit trong NAND là electron bị nhốt, đọc ra qua điện áp ngưỡng của transistor, nên không cần ai bảo vệ.

RAM ghi đè trực tiếp vào vị trí bất kỳ, không giới hạn số lần ghi kiểu NAND. Vì thế mỗi lần bật máy, mọi thứ CPU cần đều phải được nạp từ SSD vào RAM, và đó là màn hình Loading.

Xếp chồng nối bằng TSV, đặt sát GPU qua interposer, và giao diện rất rộng: một stack HBM3 đưa được tới 819 GB/s, so với cỡ 51 GB/s của một thanh DDR5-6400.

DDR, LPDDR và HBM đều là DRAM. Chúng khác nhau ở chỗ bit nằm cách bộ xử lý bao xa, mỗi giây đưa được bao nhiêu và tốn bao nhiêu điện, và mỗi loại thắng trong bài toán của riêng nó.

1890 thẻ đục lỗ, thập niên 1940 flip-flop bằng relay và đèn, cuối thập niên 1940 ống Williams và ống thuỷ ngân (EDSAC 1949), 1953 lõi từ trên Whirlwind, 1970 Intel 1103 mở đầu DRAM, và ngày nay DDR, LPDDR, HBM chỉ đổi cách đóng gói.

Máy tính chưa bao giờ hiểu 0 và 1 như con người hiểu con số. Nó chỉ có vật chất ở một trong hai trạng thái, và ta xây toàn bộ phần mềm lên trên quy ước đó. Thứ thật sự đổi qua một thế kỷ là quy mô.